Spørsmål i PLL

W

wylee

Guest
Jeg er ny på PLL og ønsker å finne noen svar nedenfor:

1.Hva er en full hastighet
og en halv sats fase detektoren?som er bedre?digital PFD full hastighet detektoren?

2.Hvorfor bruker vi lag-leder loop filter i PLL?hvorfor ikke bare lag filter (normal LPF)?er det for stabilitet formål?

3.Hvilken type loop filter er mest brukt?aktive lag filter eller aktiv PI filter
og hvorfor?
Sist endret av wylee
18. august 2006 3:43, endret 1 gang totalt

 
wylee wrote:

Jeg er ny på PLL og ønsker å finne noen svar nedenfor:1.
Hva er en full hastighet og en halv sats fase detektoren?
som er bedre?
digital PFD full hastighet detektoren?2.
Hvorfor bruker vi lag-leder loop filter i PLL?
hvorfor ikke bare lag filter (normal LPF)?
er det for stabilitet formål?3.
Hvilken type loop filter er mest brukt?
aktive lag filter eller aktiv PI filter og hvorfor?
 
Jeg tror en halv og full rate fase decetors brukes i CDR "klokke og Data Recovery"

men i PLL som frekvens multiplier eller frekvens synthizer "bruker vanligvis koster pumpen med PFD

khouly

 
ja halv rate og full rate PD er PDS for CDR,
Jeg qoute:
Sitat:

Den PLL implementerer en full hastighet arkitektur pga strukturelle enkelhet og operasjonell robusthet i forhold til ulike data mønstre.
Sammenlignet med halv hastighet arkitekturen [6], full hastighet CDR krever høyere krets speed [7].
På den andre siden, halv-rate design krever høy hastighet flerfase klokker (eller data) som må være svært godt Matchet å unngå degradering i jitter toleranse.
Som et resultat i full hastighet CDR, design av spennings-kontrollerte oscillator (VCO) er forenklet og den fysiske utformingen av CDR kan være svært tett for å minimere parasitics, som igjen bidrar til å øke hastigheten og minske støy kopling.

I tillegg har full rate CDR genererer en lav jitter full hastighet klokke som er brukt på en separat flip-flop til retime dataene fra skriving forsterker.
 
wylee wrote:

Jeg er ny på PLL og ønsker å finne noen svar nedenfor:1.
Hva er en full hastighet og en halv sats fase detektoren?
som er bedre?
digital PFD full hastighet detektoren?2.
Hvorfor bruker vi lag-leder loop filter i PLL?
hvorfor ikke bare lag filter (normal LPF)?
er det for stabilitet formål?3.
Hvilken type loop filter er mest brukt?
aktive lag filter eller aktiv PI filter og hvorfor?
 
Its synes at bruk lade pumpen PLL-arkitektur er helt vanlig praksis nowdays.

I stedet for å bruke aktiv / passiv loop filter, lade pumpen med en cap erstatte at blokken.Hva er fordeler
og ulemper med å bruke en belastning pumpen i PLL?I tilfelle av PFD, den PFD jeg alltid kom over er 2 DFF og og gate.Er det noen andre forbedrede arkitektur design rundt?

 
wylee wrote:I tilfelle av PFD, den PFD jeg alltid kom over er 2 DFF og og gate.
Er det noen andre forbedrede arkitektur design rundt?
 
wylee wrote:

Its synes at bruk lade pumpen PLL-arkitektur er helt vanlig praksis nowdays.I stedet for å bruke aktiv / passiv loop filter, lade pumpen med en cap erstatte at blokken.
Hva er fordeler og ulemper med å bruke en belastning pumpen i PLL?I tilfelle av PFD, den PFD jeg alltid kom over er 2 DFF og og gate.
Er det noen andre forbedrede arkitektur design rundt?
 
Jeg har nylig lest opp om "Dead Zone" møtte i PFD.

Er "Dead Zone" den eneste stort problem i å utforme en PFD?

Her er en rapport gjort av studenten (tror jeg) i foung på Internett,
som bruker en forsinkelse kjeden minimizie døde sonen i klassisk PFD (2 DFF, 1 og type PFD)
http://www.ics.ee.nctu.edu.tw/ ~ cywu/course/aic92_2/chap17_1.doc

Kan noen sugguest meg noen nye PFD arkitektur / avhandlinger som minimerer / avbryte denne fenomener?
Beklager, men du må logge inn for å vise dette vedlegget

 
Jeg tror løsningen brukes er å legge inn en forsinkelse i tilbakestillingen banen (enten via inverter kjede eller ved å innføre et stort cap. Beregnigner), dette vil redusere dead-sonen, men den kan innføre noe som kalles blind-sonen, men så langt i kunne huske at blind sone bare påvirke settling gang så hvis det ikke er en stor spec på u så er det ikke noe problem

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top