spørsmål om Klokke-treet Synthesis!

[anwayy]

Alle som er kjent med klokke-treet Synthesis (CTS)?
Anta en gigantisk SOC design tilfelle, finnes det en RISC CPU-kjerner og en rekke andre sub-moduler i den.Så hvordan kan du bygge Klokke-treet?
Vil du bygge Sub Klokke-treet i (i) sub moduler eller bare gjøre CTS fra øverste nivå?
I vår design tilfelle, gjør vi CTS fra toppnivåsiden hjelp SE (Ctgen), og jeg føler at for mange klokke-buffere er satt inn i fronten av sub-moduler slik klokke-innsetting-forsinkelsen er så stor.
Kan du fortelle meg hvordan du gjør det i dette tilfellet?
Og gjør du det automatisk med CTS verktøy eller ...?
Takk!

 

[anwayy]

Hvorfor ingen si noe?

 

[ngistt]

For en større design, større forsinkelse på klokken tre er uunngåelig,
men det betyr ingenting, det mest kritiske spørsmålet er skew, ikke forsinkelse.

For SE CTS, hvis det ikke oppfyller minimumskravet skew, må øke
forsinkelsen.

Hvis du har inhouse klokken tre design regelen (regelen må
håndhevet av noen inhouse-verktøyet til å se det).Du kan dele klokke
tre inn subtrees deretter gjøre det høyeste av "hand", hvis du ikke har
regelen, bedre gjøre alt av verktøy.

for øvrig, hvilken versjon av SE / CTS du brukt?Jeg vet ikke
resultatene for siste versjon, men en i SE5.0/5.1 er ikke godt
Forstørr design.Du kan sammenligne med Astro eller Celestry redskap.

 

[anwayy]

Takk for deg råd.
Vi bruker SE5.4.

 

[cikyen]

Vel ..
Fra mitt pass erfaring ...
Mens Astro komme til problemet at den ikke kan løse alle voilations vil det gjøre noe dumt jobb som settes buffer i serien.Slutt opp, kan det føre dårlig resultat.

 

[rakko]

En du kan gjøre hvis du bruker Avanti er å kjøre Jupiter CTS i explorer modus over hele design og den vil gå gjennom en haug av algoritmer og foreslår den beste CTS gjennomføring for design.Vanligvis den kommer nær en optimal CTS løsning.Deretter kan du lese den genererte rapporten og plukke den beste.Feed dette CTS å generere treet.

 

[sandusty]

Alle klokken balansert verktøy tendens til over design.(ikke alle flops snakke med hverandre. For eksempel, når vil en debounced floppen på GPIO snakke med flops i minnet kontrolleren? men verktøy balansert sine skew!) Det
er grunnen til at du vil se store forsinkelser på klokken tre.

 

[zyphor]

Jeg foretrekker det, kan du manully rute klokken til annen del av chip, særlig rundt hardt makro.Ellers klokke passer for forskjellige brance vil koste deg for mye tid.