Spørsmål om utgang motstand i OPAMP og bias strøm

[Analog_IC]

Q1. For å oppnå highe gevinst i spenning amplifer utgang motstanden økes. Og øke produksjonen resistens kan synes å gjøre hastigheten på kretsen ganske mottakelige for lasten kapasitans. hvorfor?? Q2. Total bias strøm i foldet cascode tilfelle kreves høyere enn i enkle cascode scenen for å oppnå samme ytelse. hvorfor??

 

[flatulent]

På spørsmål 1, er den tilsvarende gjeldende kilde av transistoren Modellen kjører en motstand i parallell med en kondensator. Transform gjeldende kilde, og de parallelle motstand til en tilsvarende spenningskilde i serie med motstanden. Da kondensator danner en low-pass RC nettverk for signalet å passere gjennom. Dette begrenser frekvensresponsen. For større motstand verdier kapasitans gjør en lavere frekvens lavpassfilter.

 

[tia_design]

Ta diff par for eksempel generelt, er dens vinning Gm * Fres, så jo høyere output motstand, jo høyere gevinst. Og output node er dominant pol, det er 1 / (Fres * (Court + CL)), kan du se når lasten kapasitans er økt, tiden konstant er økt, noe som betyr at båndbredden er redusert.

 

[srivatsan]

Q2: Ans: Med hensyn til Fig 6.1 til 9 i CMOS Analog Circuit Design (Allen og Holberg), er det helt klart at i stedet for to grener av MOS i cascode konfigurasjon, foldet - cascode du har to flere grener for å støtte "non - foldet" del av brettet cascode, dvs. vanligvis inngang transistorer. Derfor strømmen øker (i helhet). Håper dette klarner opp problemet. Srivats