spørsmålet om FPGA system klokke

[magma1981]

Jeg er en ny fyr

jeg vil gjerne vite FPGA system klokke og utvalgene av utgang og inngang frekvens

fra dataarket, men jeg vet ikke hvilken del kan finne informasjon?noen kan fortelle meg?

Thanks a lot!

 

[Johnson]

Hvilke leverandører og hva FPGA mener du?

For Xilinx og det nye produktet, V4, kan driftsfrekvensen være høy som 450MHz.Men alt avhenger av design og enheten fart karakter!

Hope 2 hjelpe!

 

[magma1981]

altera og Xilinx selskaper

kan vi få opplysninger om frekvensen fra dataarket eller bare

erfaring?

 

[echo47]

Med FPGA design, den enkelte flip-flops har en maksimal hastighet evne (det er vanligvis spesifisert i datablad, som Johnsons eksempel), men den samlede maksimale hastighet er svært avhengig av ditt design, layout, og spesielt FPGA delenummer.Når du kjører sted-og-rute verktøy, det vil fortelle deg maksimal pålitelig hastighet.Hvis denne hastigheten dekker behovene dine, så du er ferdig.Hvis ikke, kan du be verktøy for å prøve å rute brikken for å oppnå den angitte hastighet.Du må kanskje redesign din logikk (mer pipelining eller hva) for å hjelpe de verktøyene gir en raskere layout.

 

[indianarcher]

Kjære,

Det FPGA klokke kan være en ekstern klokke kilde.Nå avhenger av at du vil bruke denne eksterne klokke som klokke eller passerer du det gjennom døgnet manipulasjon og styring komponenter (som DCM i Xilinx SP3, V4 osv.) for å ha
en avledet klokke som FPGA-systemet klokke.I alle tilfelle du ikke kan ha noen klokke som er mer på den klokkehastighet som FPGA silisium kan støtte.Også når
du manipulere klokke med DCM får du to frekvens modi High and Low og de
har noen bestemt område basert på Device Family.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />