Stabil Biasing Circuit med Aktiver / deaktiver funksjon i CMOS

[wylee]

Er det noen som vet hvordan man skal utforme et biasing spenning referanse krets med aktivere / deaktivere funksjonen i CMOS?

Normal stabil biasing referansepunkt er generert fra en kjede av like stor PMOS belastninger.Hvordan kan vi forbedret dette med en aktivere / deaktivere circuitary som er stabile i prosessen og temperaturvariasjoner?

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørsmål" border="0" />

 

[rambus_ddr]

alle PMOs gjeldende kilde serie med pmos bryter, så du kan kontrollere bryteren for å velge dagens gevinst

 

[electronrancher]

det er ikke slik det er gjort, men kan brukes noen ganger.

real bias nettverk i IC's kill porten spenning å stenge bias nettverket.

for et sett av pmos speil, vil du legge til en pmos mellom vdd og porten tilkoblinger.Nå når du slår denne pmos på, trekker det portene til alle speil til vdd og slår seg av din bias strøm.

et lignende knep for NMOs speil, bortsett fra nå nedleggelse transistoren er NMOs, og trekker portene dine NMOs speil til bakken, stenge av NMOs strømninger.

håper dette hjelper!

 

[Edward_2288]

vel, hva er forskjellen mellom de to teknikkene?virker som den samme.

 

[electronrancher]

nope, ikke det samme - du får glitches hvis du bruker en pmos pass enhet.

 

[Edward_2288]

så i praksis er den andre metoden som brukes.vel, takk for kunnskapsdeling.

 

[eekenneth]

Hvorfor får jeg glitches om bruk pMOS?
Selv i praktisk bruk NMOs som gate-off tilnærming i design mitt også