M
mo.khairy.mo
Guest
hei alle hva som er feilen i denne VHDL kode
hvis jeg trenger å port kart enkelte komponenter avhenger forhold hvordan kan jeg gjøre det? takk på forhånd
Code:
når (opcode = Addu) => I0: int_2s_add_sub PORT MAP (clk => clk, enable => '1 ', rst => RST, opa => OPA, OPB = > OPB, M => '0 ', OVF => flagg (5), OPC => OPC);