Synthsis feil å bruke DC

B

bzaki

Guest
Hei Jeg er en design kompilator nybegynner, og jeg møtte en feil i analysere trinn. Denne feilen er produsert når jeg bruker en funksjon i port mapping (instaintiating en komponent). For eksempel myunit: TESTCOMPONENT Generic Map (input_size) port kart (INPUT_A (My_Function (input_size) downto 0), Output); Feilen => "Signal eller portnavnet forventet som faktisk i foreningen element" denne feilen kan overcomed ved å tilordne Funksjonen til en temporaray signal utenfor porten kartet som: INPUT_A_temp
 

Welcome to EDABoard.com

Sponsor

Back
Top