sythesis uten optimalisering

[xworld2008]

jeg skriver en gate nivå kode med biblioteket som støperi, jeg vil syntese uten optimalisering, bare trenger bare å oversette til gate netlist.
hvordan jeg kan gjøre det?

 

[masai_mara]

Det avhenger av hvilket systhesis verktøyet du bruker vanligvis verktøyet vil ha noe som ingen optimalisere alternativet som du kan velge eller må du bruke systhesis pragmas gjenkjent av de fleste verktøy for å håndheve ikke optimalisere på implementert logikk.

 

[heartfree]

Hvis DC,
1.link biblioteket
2.lest i gate nivå kode;
3.write ut netlist
OK.

 

[xworld2008]

Jeg bruker DC å syntetisere denne koden, jeg vil syntheis den med "kompilere" kommandoen.
Jeg bruker kommandoen:
"Compile-map_effect lav no_design_rule"
men jeg synes at resultatet er optimalisert alreadly, som kan fortelle meg hvordan du kan løse dette problemet med "kompilere" kommandoen "hvilket alternativ jeg må legge til?

 

[eda_wiz]

gjøre alle biblioteket bestemt instantiation i en modul.mens kompilering toppen modulen legge

dont_touch MODULE_NAME_LIBRARY_SPECIFIChvis alle design som netlist ...

prøve

les-netlist-format verilog FILE_NAME

 

[heartfree]

Hvorfor må "samle" kommandoen brukes??
Jeg er rådvill.