Talegjenkjenning VHDL

[tarang]

Hei Fyrene, VHDL HJELP

Jeg er en nybegynner til VHDL.Jeg vet hvordan å skrive enkle koder i VHDL.
Jeg ønsker å iverksette en Talegjenkjenning system ved hjelp av FPGA.Så jeg vil gjerne lære å designe koden i VHDL.
For at jeg må lære det helt grunnleggende i signalbehandling og analyse ved hjelp av små innganger.

Kan noen gi meg starte til det?PLEASE

enn i adv

 

[hananeel]

vel, har matlab evner til å arbeide med HDL, faktisk kan du stjernen for å designe filtre, og deretter konvertere til VHDL kode, disse en liste en programvare som jeg bruker:

Xilinx ISE 9.2
Matlab r2007a
Systemet generator
acceldsp
aktive HDL 7.3
orcad 16,0

ser for hver enkelt av dem og lære hvordan du bruker dem, kan u kombinere dem for å få alt fra enkle til svært komplekse aplications på VHDL, ...vel ..c ya!

 

[tarang]

Thanx for svaret .... det ga meg et godt utgangspunkt ....

Jeg har sett alle snakker om filtre.
For ut innledende design vil vi bruke
- DSP mikro kontrolleren til å behandle innkommende analoge siganl.Det vil
filter og sample signalet til digitale.
- Så programvaren lagret i UC vil rammen og vinduet
digitalisert signalet.
- Dette vil så bli sendt videre til FPGA som vil begynne å sammenlikne
ordene ved hjelp av HMM.

Har jeg fortsatt å implementere filtre i FPGA?kan jeg ta direkte data fra, kan si SRAM (hvor UC lagrer behandlet digitalt signal) og bruk den sammenligningen?

Det er hvordan jeg har utviklet systemet så langt.Kan noen kommentere dette design, gi noen synspunkter ....

thanx