Tilgang RAM direkte fra UserIP i Virtex4

[erixx]

Hei,
Jeg bruker en ML403 styret fra Xilinx.
Den Virtex4 omfatter en PowerPC på dør som recives Data fra
en PC og lagrer den til 64MB RAM.Nå oppgaven er å få data
out of RAM gjøre noe Processings og skrive den tilbake til RAM.
Den UserIP er koblet over PLB til RAM Controller også PLB bruker
EDK 7.1 SP4 fra Xilinx.
Finnes det en guide hvordan du får tilgang til RAM danne en UserIP uten interaksjon av
PPC?

Jeg har nå en struktur slikPC <-PLB-> RAM
PPC <-PLB-> UserIP

og hva jeg vil ha er:
PPC <-PLB-> RAM <-PLB-> UserIP

Thanks a lot.

 

[EDALIST]

kan du bruke Xilinx MPMC Core stedet for PLB_DDR Core!

sjekk http://www.xilinx.com/products/boards/ml403/reference_designs.htm

 

[erixx]

Har du et eksempel prosjekt der bare denne kjernen brukes til å hente ut data fra
og RAM?

Im arbeider på et bildebehandlings program og en ML403 shold få data fra
en vertsmaskin gjøre noe filtrering og skrive data tilbake til verten over Ethernet.
Dette bør så raskt som mulig.Kan være du har en anelse om hvordan å håndtere den effektivt.

THX