Trenger hjelp med FIFO Verifikasjonen

N

netreg

Guest
Jeg er ny på bekreftelse.For verifikasjon av FIFO, komponentene som kreves for at jeg har funnet er testbench, DUT, buss funksjon modellen og resultattavle.Er det en forskjell mellom testbench og testcase?Og kan noen utdype bussen funksjon for synkronisering FIFO.Jeg fortsetter i riktig retning.

 
En testbench kan inkludere mange testcases.

En funksjonell modell er en modell av maskinvaren på et høyere nivå av abstraksjon (Eg skrevet i SystemC, SpecMan e, osv.).Ofte den blir behandlet som en gylden referanse modellen, som drift av DUT sammenlignes.

 
For bekreftelse, minimumskravet er BFM å kjøre stimulans (f.eks FIFO skrive) og skjerm (f.eks FIFO lese) til fange utgang.Neste, alternativt kan du velge flere tilnærming å se helheten i produksjonen.Sannsynligvis det mest bruke tilnærmingen poengsummen boarding metoden sammen med en referanse modellen til å forutsi den forventede effekt.Men dette er vanligvis ikke sykle-nøyaktige, bare transaksjons-nøyaktige, men avhengig av testplan, kan dette godt nok.

Det finnes ingen presis definisjon av testbench.Noen, som meg selv, betrakter alt annet ved DUT å være testbench (f.eks referanse modellen og BFMs) og testcase å være enhet som bruker testbench å utføre testen.Dette ligner på det du ser i laboratoriet.For eksempel, du har styret (DUT) og du bruker testbench som inkluderer trafikk generator (Ixiá eller SmartBit) signal generator (oscilloskop) og skjermer (oscilloskop eller LED / LCD display) å teste brettet.

For dine problemer, må du ha et BFM driver å skrive inn i FIFO og BFM skjermen for å lese data ut.For BFM driver, vil du påstå gjerdesmutt og data på samme syklus, men bare hvis FIFO full er ikke påstått.For BFM skjerm, du ville hevde rden bare hvis FIFO tomt er falsk, og avhengig av FIFO timing, registrere data samme, eller neste.

For referanse modellen, er det rett frem for normal situasjon.Hva går inn kommer ut, uten noen endringer.Så det
er enkelt å forutsi forventet resultat.Hver gang du skrive til FIFO, lagre samme skrive data i en kø, for eksempel innenfor referanse modellen.Hver gang du leser fra FIFO sammenligne lese data med den forventede data i køen.De bør samsvare.

- Hung

 
Du er kanskje interessert i disse sidene:

Verifikasjonen eksempel (systemc):
"Hensikten med denne bekreftelsen prosjektet er å bekrefte en AIS oppdage DUT. The DUT detekterer AIS som ..."
--- p: / / bknpk.no-ip.biz/First_SCV/aisTB.html

FIFO bekreftelsesprosessen eksempel (verilog):
"Følgende er et lite design av en FIFO, som er bygget av Flip-Flop enheter. Jeg syntes design noen der på nettet, fast noen bugs, laget en test benk å teste den og PERL skriptet å automatisere testing.. .. "
--- p: / / bknpk.no-ip.biz/MiscellaneousHW/regFIFO.html

 
netreg wrote:

Jeg er ny på bekreftelse.
For verifikasjon av FIFO, komponentene som kreves for at jeg har funnet er testbench, DUT, buss funksjon modellen og resultattavle.
Er det en forskjell mellom testbench og testcase?
Og kan noen utdype bussen funksjon for synkronisering FIFO.
Jeg fortsetter i riktig retning.
 
Takk AjeethaLagt til etter 11 minutter:mad: skyfaye

Angående området resultattavle, overvåke og brikken.Hva er forskjellen mellom dem.Resultattavle: lagrer input verdi (skrive verdien).
Skjerm: registrerer eller lagrer output verdi (les verdi) og Checker sammenligner dem.Er det forskjell?

 
Jeg tror for FIFO bekreftelse, bør du vurdere synkroniser og async FIFO, dybden, grensen tilstand!

 
Scoreboarding er en metode for å kontrollere produksjonen av DUT.Det omfatter de beregningen av forventet produksjon og bruker den for å sjekke mot den faktiske produksjonen.Du må kjenne data fra driveren for å beregne den forventede effekt.Og du trenger for å få data fra skjermen for å sjekke mot forventet produksjon.Håper det
er klart.

- Hung

 
Har noen kommer over et specman for FIFODe deler det med meg

Jeg trenger å bruke den som referanse modellen i min bekreftelsesprosessentakk
natg

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top