utgangstrinnet av cmos komparator

[man_5684]

Jeg er designer cmos tracck og låst cmos komparator.Jeg må kjøre lasten på 10 pf.

Jeg får ikke hvordan du skal bestemme w / L av transistorer.
dvs. designe steg for denne kretsen ?????????????????behage hjelpe meg .....

 

[man_5684]

noe av denne gruppen ikke er i stand til å gi meg hjelp ..............skam deg .............

 

[gte582w]

Roe ned.Det er ikke en stor avtale.

Du krets ser ut til å være en selv-partisk diff amp.
Det er i utgangspunktet en stabel av PMOS input diff pair
med NMOS inngang.På grunn av selv-bias, den øverste og
bunnstrøm biasing xtor vil bli presset inn i
triode regionen som er OK.

Når det er sagt, jeg vanligvis ratioed størrelsene på
den PMOS og NMOS innspill xtor å ha lik
gm dermed lik stige og falle tid.Jeg ratioed
øverst og nederst gjeldende kilde xtor størrelse og
justere input xtor størrelse for å få ønsket biasing
nåværende og den absolutte verdien av gm.

Hvis runing sim og fant stige / fall tid ikke symmetrisk, kan du også stikke noen hetten på
diff pair vanlig kilde knute for å finjustere den.

Håper det hjelper.

Én forslag, her er et forum for å dele og
bidrar, jo mer du bidrar, jo mer folk vil legge ut deres innsats for å hjelpe deg også.

jubelropet,

 

[supreet_95]

Hei,
Det er noen tvil: -
(1) Er resultatet av omformeren koblet til B_0 som input?
(2) Hva vil skje hvis både A_0 og B_0 gå høy?
(3) Er dette kun som komparator?
(4) innspill til xtors wont være varierende mye, slik at den nåværende alltid kan flowi8ng gjennom dem, er jeg rett?
Takk u