Utkikk etter nye HDLC kontrolleren IP kjerne

[7rots51]

Hei Jeg trenger en HDLC kontrolleren IP c0re. Jeg så den i openc0res.com, men jeg trenger nye, er det bedre det være i Verilog. bye

 

[cganeshprabhu]

HI, Her er en komplett prosjekt i HDLC. Men i VHDL. Hilsen, GP

 

[etherboy]

www.opencores.org er det noen ting om HDLC i det

 

[kairimai]

3q Useless innlegg. Advarsel - makswell

 

[Black Jack]

[Quote = cganeshprabhu] Hei, her er en full prosjekt i HDLC. Men i VHDL. Hilsen, GP [/quote] Det er Verilog Har du dette prosjektet i VHDL?

 

[hoangde]

Jeg leter etter det

 

[calvinhorng]

Jeg lurer noen har testet koden link med commericial HDLC?

 

[shangool]

Hei, jeg har gjort det, men jeg tror du heller gjøre jobben selv med mindre du kommer til å betale for det. Allikevel er jeg oppsummerer jobben min (Gjennomføring av en HDLC transceiver med FPGA) på et papir. Så snart jeg kunne forberede det, vil jeg sende det til deg. Være vellykket,

 

[vijayanand_ME]

Det fungerer ikke ordentlig .. I Åpen kjerner HDLC kode ... siste byte er å få gjentatt i overføringen som til for 7 bits .. I prosjektet innlegget .. Testbenk data woring fine .. Hvis jeg sender 0xFF, 0 xFF, 0x01, 0x00 så resultatet er 0xFF, 0xFF, 0x00 , 0x00. Noen har møtt disse problemene?