VCD fil

[manu_leo]

hei,
jeg analysere vcd fil, kan jeg ta det totale antall variabler under $ var ledningen som den totale garn i design.Hva er forholdet mellom denne $ var wire og garn.Jeg vil være takknemlig hvis noen kan lede meg på denne.
Det ville vært enda bedre om noen gir linker til dokumentet på vcd-filer

Takk
Manju

 

[archillios]

når generere vcd fil fra Verilog simulator.du kan velge modul nivå der signalene blir dumpet ut, hierachically eller ett-nivå.
I dont tror du trenger noen doc om vcd, er det enkelt, kan du se dine simulator for fylling kontroll.

 

[aji_vlsi]

manu_leo skrev:

hei,

jeg analysere vcd fil, kan jeg ta det totale antall variabler under $ var ledningen som den totale garn i design.
Hva er forholdet mellom denne $ var wire og garn.
Jeg vil være takknemlig hvis noen kan lede meg på denne.

Det ville vært enda bedre om noen gir linker til dokumentet på vcd-filerTakk

Manju

 

[manu_leo]

Hei Ajeetha,

jeg er å finne den aktiviteten faktor med vcd filene, i tilfelle jeg trenger å dele den totale slår av det totale antall garn i design, har design rundt 2 lakhs garn (funnet fra SDF-fil), men det totale antallet $ var ledningen rundt 15 lakhs.Jeg er forvirret som man å ta for aktivitet estimering.
Hvis jeg tar $ var ledningen syke få en aktivitet faktor som korrelerer som i verktøyet, hvis jeg tar det totale antall nøter fra SDF-fil, min aktivitet vil være mer enn 100% noe som er upraktisk.

Jeg thankul hvis u har noen forslag i denne forbindelse

takk
-Manju