Hei.Jeg trenger å bruke faste punkt tall i mitt Verilog modul og jeg leter etter noen spesielle biblioteker for det.Jeg har funnet en, men den VHDL lib.Kan dere hjelpe meg med det behage.
Jeg skrev programmet for Actel FPGA bruker Libero IDE med Verilog språk.Jeg var med i dette programmet virkelig variabler som Synplify synthesizer ikke kompilering.Jeg trenger å bytte den slags vars med vars definert gjennom reg. eller wire typer.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
