Verilog kode for 4-bits teller med JK flipflop

S

shokoofeh

Guest
hei kan noen vennligst hjelpe meg med dette problemet: En Verilog kode for 4-bit opp / ned teller med JK flipflop som teller med trinn av tre, betyr det at den teller 0-3-6-9-12-15. Jeg vet dette problemet har fått en meget enkelt svar uten å bruke JK ff, men jeg vil bare vite svaret ved hjelp av JK flipflps. thanx
 
Jeg kan skrive Verilog koden for JK FF, er det lett! ;) Mitt problem er at jeg ikke vet hvordan du skal skrive koden, med trinn av tre, og jeg vet ikke hvordan du skal lage 4 JK ff teller denne strengen; 0,3,6,9,12,13.
 
Bruk JK flip flop eksitasjon bordet og trekke opp din krets eksitasjon tabellen med dine nåværende og neste statene. Bruk Karnaugh kart for å løse for din J og K for hver flip flop. Når du har dette vil det være ganske enkelt å kode i Verilog. Instantiate din JK flip flop og din J og K for hver flip flop vil være en kombinasjon kretser av din fire bit innspill til disken.
 
kan du gi koden for telleren ved hjelp JK flip flop
 
Du kan opprette en normal 3 bit teller (MOD 6 teller) ved hjelp av JK Flipflops og deretter få de nødvendige teller verdier ved hjelp av kombinatoriske logikk. Telleren skal nullstilles når greven verdi når fem. Nå skriver en kombinatoriske logikk for følgende konvertering. 000 -> 0000 001 -> 0011 010 -> 0110 011 -> 1001 100 -> 1100 101 -> 1111 Dette er hvordan du bør utforme tellere med tilfeldige teller sekvenser. Hvis du har noen seq som 10,400,62,2,7,10,400,62,2,7, ... osv så du ikke trenger 9 FF-tallet. Bare tre FF vilje do.Because bare 5 stater er der. Dette er en kode for 4 bit teller med JK flip flops. [Url = http://vhdlguru.blogspot.com/2010/03/4-bit-synchronous-up-counterwith-reset.html] VHDL koding tips og triks: 4 bit Synkron UP telleren (med reset) ved hjelp av JK flip- flops [/url] - Vipin [url = http://vhdlguru.blogspot.com/] VHDL koding tips og triks [/url]
 

Welcome to EDABoard.com

Sponsor

Back
Top