verste fall lib i setup tid og i beste fall holder tid?

G

Goodman

Guest
Hei alle,

Hvorfor bruke best case i hold tid begrensninger, og verste fall i setup tid
begrensning?
hvorfor?som kan fortelle meg?eller doc om dette problemet?

ha en fin dag!

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
Jeg tror at for de verste fall DATA komme for sent og oppsett tid til en flip-flop krenkes.For beste fall DATA endres til tidlig, så HOLD tid vil bli krenket.For begge tilfellene KLOKKE regnes som ideelle.

 
Jeg tror du kan avklare difinitions av setup-tid og hold-tid først.Det hjelper mye.

 
I ASIC design, vanligvis er det tre forutsatt timing modellen: verste, typisk, og best.Vanligvis verste oppsett tid er den lengste blant setup ganger i de tre modellene, mens beste fall holder Nå er den korteste.Hvis designen kunne passere de verste kastet setup tid og best case hold tid verifikasjon sjansen for første silisium arbeidet vil bli mye høyere.

 

Welcome to EDABoard.com

Sponsor

Back
Top