VHDL kode

V

vinodkumar

Guest
hei frns.need hjelp til å finne inndeling av to tall i std_logic.iam meget thnkful hvis u hjelpe meg.

 
DIVISION er det en del av en av operasjonen i ALU?Eller det er DISCRETE JUST ONE INNGANG A INNGANG B => SÅ PROCESSE => OUTPUT B.

 
Vel, kan problemet være en Pandoras eske slags.

Her har du problemet med muligens å ha en rest.

Så du trenger for å løse en metode for å fastslå om du har en rest (modulo) eller ikke.Så du trenger å lagre / sette sammen dine resten.

Annet enn at du kan gjøre antall konverteringer, for eksempel std_logic til heltall og omvendt.Dette er faktisk en god praksis for læring.

 

Welcome to EDABoard.com

Sponsor

Back
Top