VHDL Type Conversion: fra SIGNERT til STD_LOGIC_VECTOR

[omara007]

Hei Fyrene ..

Jeg ønsker å konvertere mellom 2 vector typer (SIGNERT til STD_LOGIC_VECTOR).Jeg brukte funksjonen "CONV_SIGNED (Årg: signert, SIZE: INTEGER) return STD_LOGIC_VECTOR; men den alltid gir meg nuller i returnerte STD_LOGIC_VECTOR uavhengig av verdien i SIGNERT vektoren!..

Så, hvordan kan jeg konvertere mellom disse 2 typene?

 

[BuBEE]

Prøv denne funksjonen

*** konvertere signert til std_logic_vector ***

<slv_sig> = CONV_STD_LOGIC_VECTOR (<signed_sig>, <integer>)*** konvertere std_logic_vector til undertegnet ****
<signed_sig> = CONV_SIGNED (<sul_sig>, <integer>)

 

[omara007]

BuBEE wrote:

Prøv denne funksjonen*** konvertere signert til std_logic_vector ***<slv_sig> = CONV_STD_LOGIC_VECTOR (<signed_sig>, <integer>)*** konvertere std_logic_vector til undertegnet ****

<signed_sig> = CONV_SIGNED (<sul_sig>, <integer>)

 

[Kukaz]

Prøv det!

BIBLIOTEK IEEE;
BRUK ieee.std_logic_1164.all;
BRUK ieee.std_logic_unsigned.all;
BRUK ieee.numeric_std.all;

ENHET testen
Port (
a: UT signert (7 downto 0);
b: IN std_logic_vector (7 downto 0)
);
END test;

ARKITEKTUR struct test IS
begynnelabel1: for i in 0 til a'LENGTH-1 generere
a (i) <= b (i);
end generere label1;
END struct;

 

[omara007]

Kukaz wrote:

Prøv det!BIBLIOTEK IEEE;

BRUK ieee.std_logic_1164.all;

BRUK ieee.std_logic_unsigned.all;

BRUK ieee.numeric_std.all;ENHET testen

Port (

a: UT signert (7 downto 0);

b: IN std_logic_vector (7 downto 0)

);

END test;ARKITEKTUR struct test IS

begynnelabel1: for i in 0 til a'LENGTH-1 generere

a (i) <= b (i);

end generere label1;

END struct;

 

[Kukaz]

No problem

<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />

)

BIBLIOTEK IEEE;
BRUK ieee.std_logic_1164.all;
BRUK ieee.std_logic_unsigned.all;
BRUK ieee.numeric_std.all;

ENHET test1 IS
Port (
a: I signert (7 downto 0);
b: OUT std_logic_vector (7 downto 0)
);
END test1;

ARKITEKTUR struct AV test1 IS
begynne

label1: for i in 0 til b'LENGTH-1 generere
b (i) <= a (i);
end generere label1;
END struct;

som per definisjon:
type SIGNERT er array ...av std_logic
type STD_LOGIC_VECTOR er array ...av std_logic
!!!!!!

<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />

))

Med vennlig hilsen.

 

[FrankCh]

Er det noen gode triks for å konvertere mellom std_logic_vector og undertegnet / usignerte?

Jeg leser lærebok av Peter J.adhenden, men det synes å være et tydelig skille mellom std_logic_vector og IEEE math bibliotekene ..Man kan ikke bare å konvertere fram og tilbake uten plagsom egendefinert funksjon.

 

[aji_vlsi]

FrankCh wrote:

Er det noen gode triks for å konvertere mellom std_logic_vector og undertegnet / usignerte?Jeg leser lærebok av Peter J.
adhenden, men det synes å være et tydelig skille mellom std_logic_vector og IEEE math bibliotekene ..
Man kan ikke bare å konvertere fram og tilbake uten plagsom egendefinert funksjon.