Virkning av forurensning for CMOS prosess

B

BarsMonster

Guest
Hei! En av de mest uklare spørsmålene om CMOS prosess for meg er 1) Hvilke operasjoner er mest følsom for forurensning? Er det forming av gate oxyde & gate selv - slik at minimum forurensning er like over og under gate oksid ... ? 2) Hva er akseptabelt nivå av forurensning, og som er de vanlige kildene til slik forurensning i produksjon? Ville være glad for å høre på noen svar eller hint :)
 
Det viktigste er en tykkelse på gate oksid. Hvis en tykkelse av oksid vil variere da transistor vil ha en annen terskel spenning. I fabrikken der industrien IC det viktigste problemet kontroll av voksende oksid nivå. selve porten i ikke så problem, er porten poly silicious eller metall. selvfølgelig tykkelsen av porten er å spille også regelen i karakteristisk for MOS transistor. Så det viktigste for å kontrollere oksid nivå, dersom mellom oksid nivå og p sub det er en forurensning, dette også vil endre terskelen spenning på transistoren.
 
Etch / ren før tynn okse vekst er en big deal. Men det er mange måter å drepe en integrert krets, transistorer og er kun noen få skritt fra mange. Du kan ha "forurensning" fra alle slags ting. Selv fotoresist polymerisasjon fra dypt UV / soft X-Ray, forgifte bunnen av Vias. Jeg tror ikke følsomheten er poenget. Det er bare ett riktig svar, "ingen". Og det er bare en praktisk virkelighet, "så lite som mulig". Den virkelige kunsten er å bestemme hva det er, hvor den kom fra og hvordan det går bort og kommer ikke tilbake.
 
Jeg ser ... Kan du foreslå noen bok om "måter å drepe IC" eller fortelle litt mer om det? :)
 
Likevel faktisk :) Nå forstår jeg hvorfor Na (og andre high-mobilitet ioner) er så farlig. Fortsatt interessant å vite maksimalt tillatte konsentrasjon og hvor godt Cl passivates dem. Andre miljøgifter er også interessant :)
 

Welcome to EDABoard.com

Sponsor

Back
Top