Voltage buffer båndbredde vs load resistance

[timo67]

Hei Evry kroppen
For å bestemme dens båndbredde
Jeg simulerte denne Voltage buffer (AC simulering) med en resistiv last RL
Jeg fant følgende resultat:

Båndbredden reduseres (det er det cutoff frekvens avtar) når RL synker.(RL varierer fra 100 til 1e7)
Kan noen forklare meg det?
Fordi i mitt sinn:
1 hvis stangen er intern det ikke skal endres med lasten motstand
2 hvis det er grunn til utgangen noden pole det bør øke når RL minker!

Trenger din hjelp

På forhånd takk
Beklager, men du må logge inn for å vise dette vedlegget

 

[safwatonline]

Did u fikse trukket currnet?

 

[timo67]

yes Ibias = 10uA

 

[pixel]

high resistive utgangstrinn er ikke intendent for lav resistiv belastning

 

[pfd001]

gevinsten av forsterkeren din er gm1 * r1 * GM2 * flukt.Gevinsten reduseres med lavere belastning resisitor.så får båndbredden er redusert