Xilinx bits filer

[Tomby]

Kan noen fortelle meg om bits filer ise genererer de forskjellige moduser (dvs. master / slave serienummer etc. og JTAG) er alltid det samme?Hvis det er det samme da bare modusen pins fortelle hva er egentlig å bli brukt til å programmere fpga?Hva hvis JTAG er avaible for alle modus valg for eksempel i spartansk xcs sjetonger?Takk

 

[zcq]

Jeg ikke tror de er de samme.Bare gjett!
Håper alle kan bekrefte det!

 

[ktuluboy]

Jeg er sikker på at hvis du kobler en JTAG port og forsøker å laste ned litt med det, vil det overstyre noen av programmeringsmodus valgte modusen pin.

På forskjellen mellom de to BIT filer .... Det
er en forskjell mellom de to av dem ... og jeg tror det
er bare en bit i BIT fil (men
jeg er ikke så sikker på om det).

Ktuluboy

 

[ktuluboy]

Oh yeah ...Jeg kan ikke huske med Xilinx Ise 4.2 ... men jeg vet at med Xilinx Ise 5.1, når du prøver å programmere litt filen via JTAG som er generert for å starte med CCLK sett som det begynner klokken programvaren vil advare deg om det (og jeg tror det ber deg om å endre bits fil for å bruke de riktige starter klokken).

ktuluboy

 

[tlp71@hotmail.com]

Den eneste forskjellen er for enheten eller for arkitektur, ex promenadekonsert seriell eller parallell.
Ha det.
G.

 

[Ohh2]

For samme design som du kan ha ulik konfigurasjon kommandoer (inkl. parametre) i bitstrømmen.For eksempel kan du angi enten bruker JTAG klokke eller CCLK.