Xilinx DCM variabel skift forsinkelse

[suquid29]

hei,

Jeg ser etter en enkel VHDL kode som kan endre DCM fasen forsinkelsen i "real time" (dynamisk).kunne ikke finne en på nettet.

takk!

 

[karikalan_t79]

tiden Xilinx har ikke heller altera har denne funksjonen