4 innganger huggorm i VHDL huggorm

[killersbeez]

Hei, jeg har spørsmål hot å programmere huggorm med 4 innganger i VHDL! Jeg har gjort dette VHDL koden er riktig det! Library IEEE; Bruk ieee.std_logic_1164.all; ENHET huggorm ER generisk (dummy: tid: = 0 ns); PORT (A, B, C, D: IN std_logic; sum: OUT std_logic); END enhet; ARKITEKTUR funksjonell OF huggorm ER BEGIN prosess (A, B, C, D) BEGIN if (A = '0 'og B = '0' og C = '0 'og D = '0') da sum

 

[Fl1pFl0p]

Jeg antar at du starter opp, kanskje for en klasse, i så fall Ripple Carry Adder er den du ville bli seaching for. [Url = http://www.altera.com/support/examples/vhdl/v_f_add8.html] VHDL: Ripple-Carry Adder [/url] og dette forklarer den ripple bære huggorm [url = http://www.search .com / referanse / Adder_ (elektronikk] Reference for Adder (elektronikk) - Search.com [/url]) som skulle hjelpe.

 

[killersbeez]

sier dette for meg og jeg skrånende finner det galt der: (digi.vhdl: i huggorm (funksjonell): digi.vhdl: 64: syntax error, uventede t_PROCESS, forventer t_IF på PROCESS v2cc: digi.vhdl: 1 feil

<span style="color: grey;"><span style="font-size: 10px">---------- innlegg lagt ved 00:45 ---------- Forrige post var på 00:27 -------- - </span></span>
finne problemet alt fungerer, men er det en 4 inngang huggorm eller noe annet?

 

[Fl1pFl0p]

Denne linjen viser antall innganger: I STD_LOGIC_VECTOR ( 7 downto 0 ) er dette en 8bit huggorm. Den ripple huggorm kan cascaded til så mange biter som du ønsker. Hvis du leser referansen linken ovenfor, og for loopen forårsaker forvirring, prøv å lese dette eksempelet. [Url = http://vhdlguru.blogspot.com/2010/03/4-bit-ripple-carry-adder-using-basic.html] VHDL koding tips og triks: 4 bit Ripple Carry Adder bruke grunnleggende logiske porter [/url] Dette er en gate nivå 4bit huggorm og test benk for å simulere sin atferd.

<span style="color: grey;"><span style="font-size: 10px">---------- innlegg lagt ved 18:31 ----- ----- Forrige innlegg var ved 18:15 ----------</span></span>
O Wooo ... fikk ikke se koden på toppen. Hvor kom det fra?

 

[sanju_]

hi i programmet deres er ikke bære og i stedet for "hvis" du kan bruke "case" ville være bedre .. Hvis du ønsker å bruke "else if" bedre å bruke "elsif ".... du kan få feil i koden din fordi du brukte så mange "hvis" og en "end if" http://www.edaboard.com/thread190952.html

 

[vipinlal]

Et forslag, tilbyr VHDL elsif. Så istedenfor å bruke andre hvis hver gang du kan bruke elsif. Koden vil se renere og lett å feilsøke. Du har brukt mange "else if" i koden ovenfor, men doesnt har nok "end if" for å dekke dem alle.