AMS 0,35 HV prosessen Layout Issue

[mvj]

Kjære alle, jeg jobber med oppsettet av kretsen min, og jeg har et problem som jeg ikke klarer å løse, kan du hjelpe meg ut. Når jeg kjører DRC jeg får de nedenfor nevnte feil om gate terminaler er koblet til en pin. [1] ERCWarning: flytende gate ikke er koblet til s / d, pad, pin eller motstand. Å gjenskape dette problemet, jeg har tatt en trasistor og koblet pins til alle terminalene på enheten. Ved porten terminal, koblet jeg en poly til M1 kontakt, så VIA1, M2 Track og M2 pin (bilder vedlagt for deg referanse). Jeg har sjekket den grundig, men jeg er ikke å løse dette problemet. Kan du hjelpe meg ut. Takk på forhånd! Best Regards, M.

 

[dgnani]

hi mvj hvis LVS er ren jeg ville ikke bry seg med en ERC problem flagget av DRC, sjansene er at det er feilkodet

 

[erikl]

... error om gate terminaler er koblet til en pin. [1] ERCWarning: flytende gate ikke er koblet til s / d, pad, pin eller motstand. ... Ved porten terminal, koblet jeg en poly til M1 kontakt, så VIA1, M2 Track og M2 pin ...

Har du også bruke MET2 pin layer?

 

[dgnani]

Visste du også bruke MET2 pin lag

Jeg vet ikke om Assura men for Calibre porten stempling laget er PIN: metal2 (forkortet PIN: M2? i LSW) ikke MET2: pin, for eksempel at sistnevnte ikke eksporteres til GDS ...

 

[AdvaRes]

Hei, Din PRB en ERC og ikke en DRC probkem.

 

[mvj]

Jeg fikk problemet løst. Jeg plasserte en pinne (ctrl + p). Dette er ok for DIVA og ikke for Assura. I Assura et lag av type PIN: M2 bør plasseres som nevnt av dgnani. Takk for hjelpen!