K
kiv
Guest
It `s mulig å organisere full verdi fil IO (med lesing / skriving av forskyvninger) mens VHDL simulering?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
W
weilijun
Guest
Det er mulig.
D
dll_embed
Guest
Vennligst ikke legg tom svarer bare for poeng.Være mer konstruktivt!
Å bruke 'C' stil i VHDL simulering er brukt i noen av de verktøy som FPGAdv.Hvis du ikke har sine bibliotek, det er gratis er også svært nyttig.Nedenfor er noen eksempel siterer i README.
fout: = fopen ( "cpudata.txt", "w");
hvis fout = 0 deretter
printf ( "Kan ikke åpne filen = xxx_out.txt \ n");
ellers
fprintf (fout "alu buss =% s", alu_bus);
fprintf (fout "=% # x", alu_bus);
fprintf (fout "=% d \ n", alu_bus);
fclose (fout);
end if;Ta en titt på deres hjemmeside.
http://bear.ces.cwru.edu/vhdl
hilsen
Å bruke 'C' stil i VHDL simulering er brukt i noen av de verktøy som FPGAdv.Hvis du ikke har sine bibliotek, det er gratis er også svært nyttig.Nedenfor er noen eksempel siterer i README.
fout: = fopen ( "cpudata.txt", "w");
hvis fout = 0 deretter
printf ( "Kan ikke åpne filen = xxx_out.txt \ n");
ellers
fprintf (fout "alu buss =% s", alu_bus);
fprintf (fout "=% # x", alu_bus);
fprintf (fout "=% d \ n", alu_bus);
fclose (fout);
end if;Ta en titt på deres hjemmeside.
http://bear.ces.cwru.edu/vhdl
hilsen