Design UVLO (Under Voltage lockout) i DC-DC Converter?

S

shaq

Guest
Kjære alle, har noen ideen om å designe UVLO krets i DC-DC omformer? Hvis jeg ønsker å designe 2.2v av UVLO med 50mv hysterese, hvordan skal jeg begynne?
 
I mitt tilfelle. Jeg bare bruke hysterese komparator. Vref er 2.2V, 2.15V. og sammenlignende utgang kobles til utgang diasble pin.
 
I utgangspunktet UVLO er en enkel komparator, Inngangsspenning deler av R deretter sammenligne med Vref. Ved å justere motstand verdien vil du ha 50mV hysterese.
 
[Quote = bicave] I utgangspunktet UVLO er en enkel komparator, Inngangsspenning deler av R deretter sammenligne med Vref. Ved å justere motstand verdien vil du ha 50mV hysteresen. [/Quote] Jeg tror bruk av R-streng for å skape spenning er behov for mer strømforbruk. (Med mindre super stor motstand, dvs. Mohm rekkefølge)
 
Kjære alle, har noen ideen om å designe UVLO krets i DC-DC omformer? Hvis jeg ønsker å designe 2.2v av UVLO med 50mv hysterese, hvordan skal jeg begynne?
 
I mitt tilfelle. Jeg bare bruke hysterese komparator. Vref er 2.2V, 2.15V. og sammenlignende utgang kobles til utgang diasble pin.
 
I utgangspunktet UVLO er en enkel komparator, Inngangsspenning deler av R deretter sammenligne med Vref. Ved å justere motstand verdien vil du ha 50mV hysterese.
 
[Quote = bicave] I utgangspunktet UVLO er en enkel komparator, Inngangsspenning deler av R deretter sammenligne med Vref. Ved å justere motstand verdien vil du ha 50mV hysteresen. [/Quote] Jeg tror bruk av R-streng for å skape spenning er behov for mer strømforbruk. (Med mindre super stor motstand, dvs. Mohm rekkefølge)
 

Welcome to EDABoard.com

Sponsor

Back
Top