Dynamisk fase Alignment

[gilbertomaldito]

Hei, Kan noen foreslå meg bøker eller detaljerte artikler om dynamisk fase alingment ordningen? Ive søke google og jeg fikk white papers fra Xilinx, derimot, er forklaringene ikke er detaljerte. Spesielt algoritmen for Edge Detect Oppsamling og Data Utvinning State Machine. Jeg er en analog / full skikk designer og jeg sjelden gjør gate nivå design. Vennligst hjelp meg. - Andrew

 

[ljxpjpjljx]

du trenger digitial og analog atferd modell for å gjøre simuleringen!

 

[FvM]

Jeg tror ikke, at du finner detaljerte artikler eller bøker . Det er en enkel teknikk som utnytter en logikk celle forsinkelse kjeden, en multiplekser og en kant gjenkjenningslogikk å justere en mottaker klokkefase. Hvis du ønsker å vite hvordan de gjør i detalj, kan du analysere de respektive Xilinx eksempel prosjekter.

 

[gilbertomaldito]

Hei fvm, vet du hva kanten oppdage opphopning gjør? - Andrew

 

[FvM]

Har du lese kapittelet "Data Recovery State Machine" i xApp 697? Formålet med DPA er å flytte prøvetaking klokkefase bort fra data kanter, ideelt senter den i mellom.

 

[gilbertomaldito]

Hei fvm, har ikke jeg lest om det. Er xApp 697 et produkt søknad notatet? Jeg kan ikke finne den i google. Im så lei meg. kan du vennligst gi en link? -Andrew