T
the_penetrator
Guest
Dette spørsmålet har ingen betydning som står!
FPGA er implementering teknologi, en prosess som standard-cellen for ASIC.Det er mange forskjellige FPGA arkitekturer, like fine korn (Xilinx, @ ltera, andre) og grov-korn (så mange forsknings-og start-ups gjøre nylig).
DSP er et slags prosessor arkitektur.DSP betyr følgende:
1.MAC (e) for vanlig trykk drift
2.saturation aritmetiske
3.null overhead operasjon for å redusere looping effekt
4.vanligvis svært grunt rørledninger (mindre enn 5)
5.tilgang til flere data minne banker (2 eller 3 i de fleste tilfeller)
6.LUTs vil koeffisient tabeller er nice
7.de fleste av dem ikke har flyttallsytelse, må du skrive
Apps for fast punkt
8.C-kompilatoren og runtime biblioteker støtte er alltid et problem å ta
god titt på
9.DMA for avskiping noen data mem tilgang fra prosessorkjerne
Så hvis du har en DSP i form av Mykporno (RTL VHDL) kan syntetisere og p & r den til en FPGA din.
Selvfølgelig den spesifikke FPGA ressurser er viktig, og du må kanskje endre RTL (gjør det mer gjennomføring-spesifikk) å bedre mye FPGA.
the_penetrator
FPGA er implementering teknologi, en prosess som standard-cellen for ASIC.Det er mange forskjellige FPGA arkitekturer, like fine korn (Xilinx, @ ltera, andre) og grov-korn (så mange forsknings-og start-ups gjøre nylig).
DSP er et slags prosessor arkitektur.DSP betyr følgende:
1.MAC (e) for vanlig trykk drift
2.saturation aritmetiske
3.null overhead operasjon for å redusere looping effekt
4.vanligvis svært grunt rørledninger (mindre enn 5)
5.tilgang til flere data minne banker (2 eller 3 i de fleste tilfeller)
6.LUTs vil koeffisient tabeller er nice
7.de fleste av dem ikke har flyttallsytelse, må du skrive
Apps for fast punkt
8.C-kompilatoren og runtime biblioteker støtte er alltid et problem å ta
god titt på
9.DMA for avskiping noen data mem tilgang fra prosessorkjerne
Så hvis du har en DSP i form av Mykporno (RTL VHDL) kan syntetisere og p & r den til en FPGA din.
Selvfølgelig den spesifikke FPGA ressurser er viktig, og du må kanskje endre RTL (gjør det mer gjennomføring-spesifikk) å bedre mye FPGA.
the_penetrator