Hjelp meg å finne squareroot av et nummer ved hjelp Verilog

[Sreya39]

Hei Frenz, jeg er i behov av Verilog kode for å finne squareroot av en rekke .. Hvis noen vet plz .. hjelp meg .. sin haster å fullføre prosjektet mitt ... Takk og hilsen Sreya

 

[echo47]

Verilog gir $ sqrt og andre matematikk system funksjoner. Som svar på dine andre spørsmål, gir Verilog også en fullt funksjonell '/' divisjon operatør. Dersom ditt spesielle dataverktøy ikke støtter disse Verilog funksjoner, så du må gi mer info om dine verktøy og hvilke størrelser og typer av tall du prøver å beregne. Også søket programvareverktøy IP bibliotek for kvadratrot og divisjon moduler. Mange verktøy inkluderer dem gratis. For eksempel Xilinx ISE er coregen.

 

[FvM]

Uten å høre det er for simulering bare, forstår jeg en forespørsel om synthesizable squareroot kode. FPGA leverandørene kan levere en IP-kjerne for dette formålet, har f.eks Altera. Jeg bruker det for RMS beregning. PS: Hvis du vil ha henholdsvis ha fått beskjed om å implementere algoritmen selv, vil du finne mange referanser til heltall squareroot algoritmen på internett, inkludert koding ordninger, f.eks: http://www.cp.eng. chula.ac.th / ~ krerk / publisering / iscit-sqrt.pdf Også noen eksempel koden her http://www.cs.umbc.edu/ ~ squire/f04-411/cs411_down.shtml

 

[ylscqu]

Søk artikler om cordic.

 

[Sreya39]

Hvordan bruke IP kjernen .. Takk og hilsen Sreya

 

[echo47]

Hvilke IP kjerne er du prøver å bruke, og hva er din målenheten?

 

[Sreya39]

Jeg ønsker å implementere divisjon og squareroot modulen fra IP-kjerne ... Jeg koding i verilogHDL og verktøyet jeg bruker er Xilinx og målenheten er SPARTAN-3E (XC3S500E) Takk og hilsen, Sreya

 

[echo47]

Etter at du starter CORE Generator (jeg bruker ISE 10.1), under "matematiske funksjoner" vil du se to forskjellige divider kjerner og én Square Root kjerne (CORDIC 3,0). Du velger en av dem, og det gir deg valgmuligheter til å lese databladet (veldig viktig), og å tilpasse / generere kjernen filer for ISE prosjektet. Etter det genererer kjernen, det gir deg en readme-fil som beskriver de ulike utdatafiler. En av disse filene er en mal som viser deg hvordan du instantiate kjernen inn i HDL-kode.