Hjelp meg å generere en hierarkisk netlist bruker Synplify Premier og Xilinx ISE

P

pawangupta

Guest
Hei, jeg vil generere hierarkiske netlist bruker Synplify Premier & Xilinx Tool: Synthesis bruker Synplify Premier, PAR bruke Xilinx ISE. Skrevet et tcl script separat for Synplify Synthesis og en for Xilinx PAR. Jeg hadde kalt Xilinx PAR skriptet inn Synplify Synthesis skript bruker xtclsh ... Jeg prøver å generere hierarkisk (Post MAP, Post PAR) netlist bruke "define_global_attribute syn_netlist_hierarchy" in. SDC skriptfilen .... også legge til "define_global_attribute xc_use_keep_hierarchy". Men etter PAR i batch-modus netlist generert er flatet netlist bare .... jeg ønsker å vite saken på noen måte ... Vennligst la meg få vite det punktet hvor jeg er lagging ..... Thanks
 
Gi dette en prøve, fungerer det i synplify. Legg til "syn_hier" attributt til Moduldeklarasjon: module_name (porter) / * syntese syn_hier = "hard" * /; Fest "KEEP_HIERARCHY" eiendom til oppretting av modulen: module_name instance_name (port_mapping) / * syntese xc_props = " KEEP_HIERARCHY = TRUE "* /;
 
Takket Rakko, sine arbeider .... Jeg var klar over dette attributtet som kan legges inn. V-filer ... men var ikke overbevist .... u gjør min greie lett ... Kan ikke vi gjøre i manuset mitt file alene .. stedet for å gå til hver. v fil ..?
 

Welcome to EDABoard.com

Sponsor

Back
Top