Hold tiden brudd spørsmål?

[dspti]

Hei, Et spørsmål: hvis det er en hold tid brudd, hva som har skjedd på produksjon bølgeform? Dersom oppsett tid brutt, vil produksjonen av registeret forsinket én syklus. Jeg er forvirret av dette holde brudd .. Se mitt vedlagte bølgeform!

 

[satya_422]

Hei, Hvordan ur garantert at ur få data i neste klokke .. Det er ikke alltid sant om ur få data eller ikke .. som avhenger av data stabilitet .. Voilation er sunt for både oppsett og holder .. Vennligst gå tilbake hvis ami galt - Satya

 

[dspti]

Hei Satya, så hva du mener er begge disse to typer vioaltion samme resultat - utgangssignal ustabil ... noen ganger forsinket ganger ikke. Men hvis jeg ønsker å måle dette oppsettet tid og hold tid på testeren, passerte Mønster først, så skal jeg skifte inndata kanten nær klokken prøve kanten til mønsteret sviktet .. Da jeg målte disse to kanter fikk setup tid parameter .. Spørsmålet er hvordan kan jeg forvente den mislykkede tilstanden, hvis du sa dette utgang er ustabil når installasjonsprogrammet eller hold tid krenket ..

 

[satyakumar]

Hei I begge tilfeller vil det gå inn matastable staten, som u definert i bølgen form som utgang bor i den høye statlige selv etter den voilated oppsett og hold tid. Vanligvis vil det ikke skje enten utgang kan gå inn i høy tilstand eller lav tilstand etter noen løse tid, avhenger dette løse gang på mange faktorer som på teknologi samt innspill signal stige tid. Så det er udefinert til neste klokke kanten kommer. Men det er en differansen interms å løse oppsett og hold tid voilations, hvis setup tid er voilated så u trenger å redusere enten kombinatoriske forsinkelse eller øke slakk ved å justere klokke periode, der han som hold tid kan fikses ved å fremme klokken eller forsinke DataPath signal med hensyn til klokke kanten. dette hold tid problemer kan løses selv etter layout men setup tid er ikke sånn. Hvis du har ytterligere tvil holde innlegg. Thanks

 

[dspti]

Kanskje er det ikke klart om dette spørsmålet, må jeg finne ut krenket tilstand setup og hold tid. Men jeg fant disse to forholdene kanskje de samme resultatene, skift jeg inndata kanten nær klokken prøve kanten till feilet tilstand oppfylt. Da jeg målte timing. -> Forutsatt at dette er oppsett tid. Etter det skiftet jeg inndata kanten i motsatt retning nær klokke kanten till sviktet betingelse møttes, så jeg målte timing. -> Dette er hold tid. Dersom disse to mislykkede forholdene er samme eller ikke? [Size = 2] [color = # 999999] Lagt etter 18 minutter: [/color] [/size] Hei alle, her er den detaljerte beskrivelsen av dette spørsmålet? Kan du fortelle meg nøyaktig produksjon bølgeform av disse to situasjon? Takk, dspti

 

[satyakumar]

Jeg tror produksjonen vil vurdere å corect logikk nivå, men den løse øker. Dette kan forstås fra charectristic kurve invertor. Den løse tid gjør økt øke tiden av produksjonen.

 

[satya_422]

Hei, jeg kan forklare en ting Ur skiftende data til voilate oppsett og hold forholdene, men jeg er ikke sikker ABT klokke periode, enten det kan Hvis det er mer så etter voilation også produksjonen vil komme til noen stabil tilstand vi ikke kan forvente det være lav eller høy. Det finnes ingen spesifikk stabil stat for oppsett eller hold voilation .. Jeg tror u cant msure setup / holde voilation av h / w simulering til u ser excat prøvetaking WRT klokke. Men i Gate nivå simulering vil det gir excact voilation etter hvor mye tid både for voilations .. Dont forvirre tenke for en stund .. - Satya

 

[dspti]

Hei Satya, Det er en reell sak møtt i mitt arbeid, men jeg kan ikke forstå så godt om dette .. Sannheten er klokken perioden er meget større enn setup & Hold timing. Når jeg målte dette timing på testeren med ekte chip ... Det må være lav eller høy .. men ikke være "ustabil" --- La oss eksempelet med Setup timing, forutsatt at disse to pinnene timing er mindre enn 3.5ns, deretter mønster alltid feilet .. Fordi jeg forventet verdien er 'H', men faktiske verdien er 'L' ... hvis det er OK, så jeg kan si når oppsettet timing krenket produksjonen vil bli forsinket én syklus. Det samme for hold tid .. Jeg er forvirret mye ... Thanks

 

[love2read]

Du må sette klokkeforskyvningen inn i ditt sinn for å forstå hva som er Hold tide brudd. Dine data path kan være kortere enn klokkeforskyvningen å holde tiden brudd skjer.

 

[satya_422]

Hei, For setup voilation ur forteller at å få data i neste klokke .. Det betyr at ved neste klokke dataene kan være bosatte seg på ett tidspunkt .. Oppsettet gangen omhandler fange floppen med neste klokke kanten .. I tilfelle holde sin ved Capturing Flop wrtpresnt klokke .. Så det betyr at U kan ikke gjette utfallet av HOLD voilation .. - Satya