hvordan å designe CMOS med høy hastighet analog comp

[andy2000a]

VCC = 3.3V ~ 12V, og sammenlign volt = 500mv, delaytime <5ns og inngangen er pulssignalet <10ns, ingen klokke signal for låsen hvordan å designe denne høyhastighets comparate? som topologi være passe? 2_stage eller foldcascode? Jeg tror 2 stadiet er lite område, men hastigheten er treg .. takk

 

[andy2000a]

forresten, hvis vi bruker 2-trinns OPA-> komparator kan vi møte tidsforsinkelsen <20ns .. Jeg tror 2-trinns OPA er enkel utforming enn andre ..

 

[gevy]

Jeg tror det er nødvendig å bruke følgende kaskader: foldet cascode, aktuell komparator og digitale omformere seriekoblede.

 

[konqueror]

i to trinn sammenlignende hastigheten er lavere så bruk en regenerativ (hysterese) komparator. det kan gi u veldig fort speeds.u kan referere til "CMOS analog krets design" av Allen & hollberg for å utforme detaljene i komparatorer med hysterese

 

[CDRCDR]

Jeg vil anbefale en forforsterker og deretter fulgt av sperren krets

 

[yeewong_su]

2-trinns enkel OPAMP og inverter driver utgang. sperren krets vil legge det vanskelig

 

[Colbhaidh]

VCC = 3v3 -> 12V! Er du sikker?? Dette er umulig i CMOS!

 

[qslazio]

enkel preamp og 2 inverter vil tilfredsstille dine krav

 

[james_su]

Ikke bruk låsen ckt hvis du ikke bruker klokke signal

 

[icsrc]

Jeg har aldri sett 12V forsyning i CMOS prosess

 

[electronrancher]

Vennligst gutta - det innlegget handler om komparatorer, ikke om du har personlig sett en 12v gate. Jeg har en prosess med 5v, 16v og 30V porter som jeg bruker ganske ofte. Jeg foreslår at dere holde utkikk. tilbake til Andy 'spørsmål .... Trikset blir å holde (Intern) spenningen svinger liten for å være rask. Nåværende sammenlignende stil er OK, men klemme nodene slik at de ikke kan svinge VDD-GND ellers vil det være veldig treg. Jeg tenker på en kaskade av 3 low-gain (10 eller mindre) diff ampere (sender ut til motstander), deretter en lav spenning til høyspent-oversetter. Det endelige resultatet vil være en inverter. Trikset er at du trenger å kjøre som inverter gate fra 0-VDD, men utgangen av forrige diff scenen er nok 0-1V. Du kan bruke to NMOS å snu et nivå-shift, men jeg vet ikke om det ville være rask nok. Du kan sannsynligvis komme gjennom diff forsterkere i 2-3ns, men driving at produksjonen inverter kan være tregere enn du kan tåle. Li bok (CMOS ckt DSN, simulering og layout) har en 10ns komparator som kan fungere for deg hvis du ikke kan få en 2ns nivå skift.