Hvordan bygge en enkel klokke detektor?

G

gianbo85

Guest
Hei alle sammen, for et universitet prosjektet har jeg trenger å sjekke for tilstedeværelsen av en trigger-i signal i apparatet mitt. - Signalet er en digital klokke med en variabel frekvens i området 1MHz - 50MHz. - Jeg kan detektere dette signalet enten fra negativ utgang av en LVPECL XOR (Lavt nivå på 1.6V, High Level ved 2.4V) eller fra utgangen av et OPAMP (lavt nivå ved 0V, høyt nivå på 200mV) - Jeg trenger bare å generere et høyt / lavt nivå for å sende til en PIC mikrokontroller i tilfelle utløse i signalet forsvinner. Noen ide? Jeg tenkte på en superdiode (OPAMP + diode) pluss en trimmet RC krets og en komparator i enden (se bildet). Siden plassen på min pcb er et problem jeg ønsker å finne en enklere krets uten bruk av to opamps! Thanks :) Gianluca
 
Jeg vil foreslå en enklere digital overgang detektor (som en XOR, med clk til ett og forsinket clk til den andre inngangen) for å kjøre en "reset bryteren", og din RC nettverk innstilt til kanskje 2-5uS tid konstant, og en Schmitt buffer etter det.
 
Likeledes, hvis Im rett: du trenger en endring i logikk nivå for å sende til PIC hvis dvs. LVPECL utgang er ikke mer høy = 2.4V, også dro / endret til "0 = 1.6V Hvor er sendingen sammenligner referanse spenningsnivå pls av? du PIC, eller er det en TTL kompatibel Input? Hvor mye volt er det? Usual s hvis en ECL IC supplyd med 3 V3 eller 5V enn = PECL! En sammenlignet logisk nivå (VBB) er på maks ca. 1,9 V (Vcc -VBB, 3v3-1V35), hvis du Hase PECL i systemet, er det supplyed (som lvpecl per definisjon er) med 3 v3 eller ikke Dessuten, hva du trenger er ikke mer som en komparator på + VBB referert, i concret tilfellet? mellom 1355 og 2075mV, nesten til midten, som Attachement forteller deg også. Sammenlign pls for 1,75 V og er din krets i extrems fungerer også, men du trenger en god Uref! andre muligheten er onlya SO8 IC (NB100ELT23L) som Nivå Converter å søke og arbeider opp til 160MHz, se Attachement ... :) K.
 
Takk for svar! Dick idé er god, men komponenten teller er ganske mye den samme som min, pluss å forsinke klokken jeg trenger en lang spor på min pcb eller en delayer og det betyr mye plass som kreves. Karesz, hvis du leser min beskrivelse mer nøye, vil jeg ikke mate LVPECL signalet direkte til PIC, som ikke vil fungere som du foreslo. Min kollega foreslo et alternativ å bruke en BJT: koble foten av en PNP BJT til LVPECL signalet, dets kilde til en VDD spenning gjennom en motstand og avløp til en kondensator. På denne måten BJT oppføre seg som en firkant-bølge strøm generator. Dimensjonering R og CI kan skape en spenning rampe på kondensatoren og bruke ADC eller komparator på bildet kan jeg sjekke om en viss terskel det krysset. Når Vt er krysset jeg kan lade ut C gjennom en annen pin av PIC og en diode. Jeg prøvde å simulere kretsen med VDD = 3V, R = 1k og klokke signal mellom 1.6V og 2.4V. Hvis jeg setter en motstand på avløpet alt fungerer fint, men med en kondensator ikke jeg kan få en spenning ramp! Noen ide? Ha en fin dag :)
 
@ Gianbo85 BJT har E, B & C, men jeg ville ha en basis motstand også, og så videre ... Du virkelig må en svitsjet Gjeldende generator bygge. K.
 
@ Karesz. Hvordan kunne jeg ha sagt at en BJT har et avløp, og en kilde? :-S ehehe ... Takk for korreksjonen. Jeg liker tanken på den nåværende generator, men jeg kan ikke få det til å fungere, i hvert fall på min SPICE simulator. Jeg er ganske sikker på at jeg ikke trenger en base motstand ettersom strømmen er fast gjennom emitter motstand og basen spenning. Problemet er når jeg bytte motstanden på samleren med en kondensator. I stedet for å få en spenning rampe får jeg en mer eller mindre konstant spenning. Hva er galt med konfigurasjonen min? Selvfølgelig, kan hvis noen foreslå en enkleste måten å implementere min klokke detektor ... ideer er velkommen! Gianluca
 
hei Gianluca, kan du laste / switch fra PECL produksjon over en seriell Schottky (Cathode på ECL ut) en seriell motstand-kondensator mellom Vcc & GND_ C er å GND & ie en .. 2K til Vcc ... Common punktet Cathode / R & C er utgang også. Lossing skal være mulig med en slått parallell motstand på CK
 
Vel, her er en jeg skissert opp i løpet av et par minutter som synes å fungere. Svært lav aktive teller, men Passives ville være litt lubben hvis integrert (mer så, jo lavere du vil at minimum oppdage freq å være).
 

Welcome to EDABoard.com

Sponsor

Back
Top