Hvordan holde Bandgap utgangsspenning som konstant?

[Realtek]

Jeg opplever et stort problem
In my Bandgap Circuit
Utgangsspenningen Vo vil endres whne innspill VDD endret
Jeg trenger noen spesielle Bandgep Circuit å garantere når input vdd endres, men utgangsspenning Vo bare endret på et lite område
Er det noe papir eller bestille store diskutere bandgap krets?

 

[Mline7]

Den BandGap Utgangsspenning må ikke avhenger av VDD Supply Voltage.Den bør bare avhengig av Energy Gap av silicium (1.12eV) mellom Valence og Varmeledning Band.Du bør nok sjekke PSRR på forsterkeren din, og kanskje Kaskode noen aktuelle kilder for å løse problemet

 

[Colbhaidh]

h ** p: / / users.ece.gatech.edu / ~ rincon/classes/ece4430/handouts/l39_bg.pdf

 

[qutang]

Jeg tror er din nåværende speilet har problem.or din erramp er ikke bra for input range.

 

[ambreesh]

Det BGR har dårlig linje regulering.
For å forbedre linja forskriften kunne bruke Kaskode eller har en pre-regulert forsyning.
Line reguleringen er en DC fenomen, grunnleggende mål er å øke motstanden dvs. motstanden til PMOS enheten "RDS" må være mye større enn summen av diode frem motstand, og motstanden i serie med detLagt etter 2 minutteret BGR har dårlig linje regulering.
For å forbedre linja forskriften kunne bruke Kaskode eller har en pre-regulert forsyning.
Line reguleringen er en DC fenomen, grunnleggende mål er å øke motstanden dvs. motstanden til PMOS enheten "RDS" må være mye større enn summen av diode frem motstand, og motstanden i serie med det
Jeg håper at transistorene er i dyp metning når tilbudet er variert.Også se hva som skjer med oppstart din

 

[dumbfrog]

checkout the EDA bestille dataoverføre forum
der r få bg avhandling og papirer

 

[cliffj]

Beklager.Jeg ser ikke noen forhold som bandgap spenning skal være med "skal bare avhengig av Energy Gap av silicium (1.12eV) mellom Valence og Varmeledning Band».Bandgap spenning kalles fordi null TC er rett rundt bandgap av silison.

Sjekk din nåværende speil, jo lettere kan du bruke Kaskode gjeldende speil hvis du matespenning er ikke et problem, for eksempel VDD> 3V.Også sjekke feilen forsterker, hvis gevinsten svikter (for eksempel <50 ~ 60 dB open loop gain) å danne en tett feedback loop.Sjekk størrelsen på din nåværende speil, spesielt kanalen lengden.IKKE bruke kort kanal enheter siden vi ønsker å unngå kanalen lengden modulering problemer.Jeg antar at du ikke mente ikke at vaired bg med vdd ble testet med prosessen hjørner.Eller vil det være andre problemer.

 

[paladinzlp]

1.check din AMP's PSRR
2.check din AMP's gevinst når vdd endret

 

[blue_orangee]

Bandgap spenning kalles fordi null TC er rett rundt bandgap av silison.Det er sant.

 

[nuiscet]

Jeg tror de fleste mulighet er at input rekkevidden til Ampilfier er ikke nok for vdd endre utvalg.

 

[pk3316]

Sjekk signalbane mellom VDD og bandgap utgang.Sjekk når VDD endringen gjør transistorer arbeider i riktig land.Du kan også designe noen regulator hvis du trenger en lav TC (f.eks under 10ppm), som kan bidra til å forenkle problemet

 

[huojinsi]

Jeg er sikker på ur Line forskrift referanse er ikke riktig!Pls sjekk ur skjevhet krets, kanskje bias operasjonen punktet endres med VDD.

 

[electronrancher]

Jeg er enig i at det er en linje forskrift problem, sannsynligvis på grunn ved hjelp av små kanaler lengder som gir lav produksjon motstand.

 

[pillar_chen]

jeg lurer på
min BGR utgangsspenning followes kilden puwer endringen.Det virker som OPAMP ikke fungerer.mitt alt oppstart kretsen fungere normalt.hva er årsaken?

 

[eejli]

hvis du går over CKT formel for utgangsspenning, bør det defineres av band gap voltage.If formelen er riktig betyr det at transistorene eller BJT eller modell ha noe problem

 

[jinxingsun]

lese bøker skrevet av Allen og Gray, expecially problemene i kapittel 4 av Allens

 

[leonlin]

Aktuell speilet har problem.or din erramp er ikke bra

 

[dasong]

utgangsspenningen av bandgap referanse vil endre seg i ulike hjørnet som tt, ff, ss.Verdien av motstanden også affent det seg spenning, men det er unimpossible hvis TC & PSRR er svært lav.

 

[ankit12345]

referere Razavi .. det har svaret

 

[Chu]

pk3316 skrev:

Sjekk signalbane mellom VDD og bandgap utgang.
Sjekk når VDD endringen gjør transistorer arbeider i riktig land.
Du kan også designe noen regulator hvis du trenger en lav TC (f.eks under 10ppm), som kan bidra til å forenkle problemet