Hvordan kan jeg få 2M CLK signal fra 19.44M Overhead signal?

[mcsdos]

Hva synes du om å bruke DCM i Xilinx FPGA?

 

[Davis]

Ikke alle 2.048M klokken er ok.Predator ønsker å få en 2.048M klokke synkron til 19.44M.Det er problemet.De 63 E1s DEMUX fra STM1 ikke er synkron til STM-1 bærer heller.

 

[palemoon]

hvis u ønsker å få eksakt clk, u 'd bedre ha en ekstern clk sourse,
tross alt, ur FPGA kan ikke gjøre det best.

 

[omid_azmoon]

kanskje kan du bruke MT8940 eller 8941