Hvordan kan jeg gjøre etter DC innlegget layout reoptimize?

[heligb]

Jeg avsluttet syntese ved bruk av DC, og jeg ferdig med P & R (0.18um) med CTS. Men når jeg STA etter "set_load, read_sdf, read_paractics", fant jeg noen max_transation & setuptime brudd. Så jeg reoptimized design, STA pass. Hvordan kan jeg mate denne endringen til P & R verktøyet? På grunn av CTS, er den nye optimalisert Verilog netlist forskjellig til Verilog netlist RTL stnthesis. Den Verilog netlist er inkludere Clock Tree, hvordan man skal håndtere det? Eller er mitt design flyt er ikke sant?

 

[Raina]

Etter at u har gjort CTS du bør gå for optimalisering i BE Tools selv. Der etter at CTS har du optimalisert Netlist. synes i DC ..... Du kan lese i DSPF inne ASTRO eller Magma for å skape nye parasittiske Modeller [kjent som. PARA i Astro] for å ha riktig cap sett på noder og henc e Verktøyet kan optimalisere den tilsvarende. Videre bør du først sjekke årsaken til inkonsekvens av resultatene b / w STA og postCTS resultater. Hvorvidt constrainsts er riktige for både verktøy og noe sånt.

 

[heligb]

Takk! Fra SOLGT den "reoptimize_design" kommandoen ofte brukes ved postlayout netlist reoptimize. Som du postet, kan DC kommandoen reoptimize_design ikke benyttes på postlayout netlist etter CTS? Det bare brukes ved postlayout netlist før CTS? Er det riktig?

 

[soccer]

du kan løse det med layout verktøy som astro med å ignorere disse feilene under STA og DC.

 

[heligb]

Jeg fant hold tid brudd når du gjør primetime STA, men ingen hold tid brudd funnet i Astro. Så jeg må gjøre DC reoptimize_design. Og noen max_transition brudd er funnet i Astro, men ingen max_transition brudd i primetime STA. Hvorfor timing sjekker ikke kampen?