Hvordan kan jeg redusere makten

[shelkerahul]

Hei,

Som backend designer, hvordan kan jeg redusere POWER & IR slipp?(Jeg vil ikke gjøre noen endringer i koden.)

Takk på forhånd

Rahul

 

[stormwolf]

Du kan bruke strøm syntese for å redusere makten.Og makt syntese du kan finne på synopsys syntese verktøy, men du trenger styrken syntese lisensen.

 

[shelkerahul]

Hei stormwolfTakk for forslaget, men problemet er, jeg bruker Magma.
Kan du gi meg en viss innsikt, ikke relatert til noen verktøy.

Takk

Rahul

 

[omid219]

makt kompilatoren av synopsys vil optimere strømforbruket, men kan endre tidspunkt, BTW, du må verifisere alle aspekter ved design etter optimalisering.
Hvis du ikke vil endre netlist, det eneste du kan gjøre er å gjøre en god floorplanning og redusere wire lengden mellom data avhengig blokker så mye som mulig for å redusere IR dråper.Men jeg er ikke sikker på at det reduserer strømforbruket.

 

[peen1]

Det finnes teknikker som klokke gating ... noe som er svært effektive i å redusere strømforbruket.Også minimere bruken av busser som de hog makt.Din DFT kan bli komplisert hvis du bruker klokke gatting.

 

[sunms]

Hvis du ikke ønsker å endre koder, kanskje du må referere til verktøy for å redusere makten.
Her er et dokument om clock_gating, kan du lese den og se hvordan verktøyet brukes til å redusere strømforbruket.
Håper det vil hjelpe deg.
Jeg er også med Magma, er det også verktøy i Magma å redusere makten.
Beklager, men du må logge inn for å vise dette vedlegget

 

[Thomson]

Det er mange måter å redusere energitap:
(1) systematisk visningen: årsak, dette er ikke din bekymring for eksempel annen algoritme og annerledes arkitektur
(2) kretsen / logikken design som klokke gating og god FSM koding stiler å redusere overgangsreglene rate av kretsen noder
(3) ytelsen vederlag som lav frekvens / lav spenning, kan du se følgende ligning: P = Σαcvf * f
(4) techonological og enheten vise slik som dual-terskel enheter: de lave trheshold enhetene er applided for høye Performance kretsene mens den høye trheshold enheter brukes til den lave ytelsen kretser
(5) floorplan visningen slik som den globale wirelengde reduksjon slik som å redusere parasittisk motstand og kapasitans
(6) P & R strategien vise som timing-drevet strategi eller området-drevet strategi

 

[makt-twq]

Du kan sette relatert logikk sammen for å minimalisere sammenkoblinger wire lengde,

dermed wire kapasitans er redusert.
shelkerahul skrev:

Hei,Som backend designer, hvordan kan jeg redusere POWER & IR slipp?
(Jeg vil ikke gjøre noen endringer i koden.)Takk på forhåndRahul