Hvordan redusere støy i en krets

[visionbjp]

Jeg er for tiden designer gjeldende modus LNA problem er støy er for høy ~!... 10dB? Jeg bruker cadance og kontrollert støy parametere og fant ut at Port rn 25% MN1 (NMOS) id 24% MP1 (pmos) id 15% første hva som havner rn parameter og MOS er id og Slik reduse vi disse parametes / / / / /

 

[alfredop]

Jeg er ingen støy ekspert, men jeg tror at Port rn 25% betyr at 25% av støyen i kretsen din er produsert av motstanden fra strømkilden (som jeg antar er 50 ohm). Såvidt støyen fra hver transistor, kan du endre sine administratorinnstilling å øke transconductance (GM) for hver enhet, og som vil redusere støy bidrag.