Hvordan utforme en buffer for å drive en wire av 1500 til 3000um

T

tch77_pt75

Guest
Alle kjenner noen buffer design for å drive en wire av 1500 til 3000um i lengden?

Mange takk på forhånd

 
Det er i digital ......... på en klokke frekvens på rundt 1GHz ...... Pls råd.Takk.

 
Er 1500 til 3000um er den totale lengden på en ledning, eller diameteren på ledningen?

 
Jeg tror mener du med mikro = 1 * 1exp-6
Så for 1500um wire = 1500/1000000 = 0.0015meter = 0,15 Centimeter

Denne lengden er svært liten.Jeg håper jeg har forstått dette riktig way.Please fortelle meg først om dette.

 
Hvilke to kretsene er koblet til to endene av denne tråden?Er du sikker på at du må ha en buffer for lengden dette liten?

 
Jeg er redd for at jeg ikke får det du mener forklare ..... Pls.

 
buffere kjøre RC belastninger (kapasitans er vanligvis den største hit), ikke avstanden.Vi er assumming at 0.15cm ledningen actualls kobles til noe, og dette noe som vil ha en kapasitans og motstand.

 
Induktans og kapasitans til jord av 3mm tråd er svært lav, og du ville ikke trenger noen buffer for wire selv.Load kan være en annen historie.

 
Tilkoblingen er som følger: Device A driving enhet B gjennom en ledning i 1500 til 3000um.

Er det en super duper løsning å drive denne lang ledning for å sikre signal integritet?

 
OK, for 1 GHz, en du har en bølgelengde på 0.3m.Det er 300000um.Så er 1500 til 3000um ikke lenge i det hele tatt.Men som et digitalt signal betyr at det du sender er et firkantet bølge.Som har høyere frekvens komponenter med mindre bølgelengder.Fortsatt 3000um høres kanskje ikke så altfor mye for 1GHz.

Nå, hva de sier er at det viktigste er hvordan enheten B er.Vel, egentlig hvordan dens inngang.Er det kapasitiv?Er det 50ohm?

Mitt råd er at du bare trenger å vite den totale C sett på input av enheten B, og deretter bruke en driver for den belastning.

Lykke til!

 
Opprinnelige Jeg er enig, men det vil ta ca 3ns for at signalet skal reise fra den ene enden av ledningen til den andre enden av ledningen når den skifter fra logikken 0-1.

Men men, tar det mindre enn 500p-sec å reise fra den ene enden av ledningen til den andre enden av ledningen når logikken endres 1-0.

Jeg fortsatt ikke forstår hvorfor tar det 3ns å reise når logikken endringene 0-1 som jeg allerede har store bufferen slik at forholdet mellom PMOS å NMOs er 2:1.

Noen råd

 
Om fallende tid, ikke 500p ikke høres så bra verken for 1GHz, er halvperiode 500ps allerede, så jeg ville gjøre den raskere.

Om stigende tid.Det kan meget vel være at forholdet du trenger er større enn 2.Du må kanskje 4:1 eller mer.

Jeg vil gå for en større NMOs og en mye større PMOS.

 
Jeg veldig mye tvil om at signalet reiser 3ns langs 3mm tråd.Tid for reise vil bli bare en tad lenger så 3/3E11 [mm / mm / s] eller 10PS.Din "B"-enheten har høy kapasitans og driveren ( "A"-enhet) ikke kan levere nok strøm til å drive inn kapasitans av enheten "B".Det har ingenting å gjøre med 3mm tråd.Hvis du ser på omfanget vil du sannsynligvis se at signalet ikke blir forsinket, men forvrengt, får du rampe i stedet for skarpe kanten.
Mange ganger nubies som deg ville gjøre feil i målingen, så vel, så la oss hvordan fikk du til denne informasjonen om "forsinkelse", hvor waveform ser ut.Få info fra deg føles som å trekke tennene ut.

Hvis du spør noen til å hjelpe deg, utlevere all informasjon du har tilgjengelig.Ikke kast bort vår tid.Også er det flere folk her som sier det samme og du er uenig.Hvis du allerede har gjort ditt sinn, hvorfor spør du?

 
Du er riktig å si at.Det er som en sag tann bølgeform ....... lade opp sakte og lossing til en raskere hastighet.Noen ide hvordan du løser dette problemet?

 
Vel jeg tror også at disse tallene er litt for treg for 3ns hvis signalet er 1.8V, en kapasitiv last av 2pF ville kreve 1.2mA.For å være ærlig, noe under 2pF høres kanskje ikke altfor vanskelig å få, og noe over 1.2mA lyder virkelig enkelt.

Jeg beklager men jeg må være enig med Sinisa, er du ikke gi for mye informasjon.Se hvor mange ganger jeg har måttet ta noen data som jeg faktisk ikke vet.Hvorfor ikke du forklare det litt mer slik at du gjør det lettere for alle?

 
Min unnskyldning hvis jeg ikke så presis.Så basert på scenarier som jeg har gitt så langt, hva er det informasjon som trengs?

 
Ok, først hva som er enhet "A" og "B", den type, del #,...?Hva bruker du til å måle signal for input av enheten "B", hvis det oscilloskop, hva slags sonde bruker du?Vet du innspill kapasitans på enheten "B", kapasitans av oscilloskop sonde (hvis det er brukt) og både kilde og sink nåværende kapasitet på produksjon av enheten "A"?Hva er din strømforsyning, og hva er signal nivå?Er dette IC design eller du gjør kretsen av komponenter?Er klokke Ensidig eller forskjellsbehandling?

Det er store antallet od Clock Driver IC som du kan bruke, f.eks http://www.onsemi.com/PowerSolutions/parametrics.do?id=112

Generelt er klokken signal til gratis inngang kapasitans på "B"-enheten fra lav logisk nivå (VL) til høyt logisk nivå (VH) og tilbake til lav logisk nivå (VL) på kortere tid enn 1 klokke syklus eller 1ns.Med andre ord, ladetid og lossing tid for enhet "B" input kapasitans mellom VL-VH-VL har sammen til å bli kortere enn total klokke syklus tid.VH og VL bestemmes av "B"-enheten og det er strømforsyning.

Så enhet "A" minimum utgangsstrøm evnen kravet vil være:

I = 2fC (VH-VL)

Dette er om vask og kilde strømmen er samme.Gjør oppmerksom på at du må gå høyere enn det å ha litt plass til andre type feil.

Du kan enkelt beregne behovet for vask og kilde strømmer og du kan måle total kapasitans av sonden og innspill til B enheten fra dU, dt og separat målte produksjon nåværende kapasiteten til en enhet.

Så nå, hvis dette ikke er klart, dont reservedeler fingrene fra tastaturet og sett så mye informasjon som du har som kan være relevante.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top