JFET

En kommentar til polariteten til Q5 i solfangeren banen:
Ville det ikke være bedre å koble kilden for Q5 med forsyningsspenningen?
I krets diagram som vist i gate-source spenning - og dermed holdbarheten av Q5 - er modulert av utgangssignalet på kollektor av BJT.Dette skaper et relativt stort ikke-linearitet.

 
I utgangspunktet ikke.BF245C (som de fleste andre JFET) har en helt symmetrisk chip design, se en prinsipp tegning av NH-brikke fra et gammelt Siliconix FET Data Book.

as shown previously.

Du kan se fullt symmetriske atferd også fra volt / strøm karakteristikk av linearized FET motstanden
som vist tidligere.

Det er effektivt ikke engang treff i krets-nonlinearity.<img src="http://images.elektroda.net/89_1215331327.gif" border="0" alt="JFET" title="JFET"/>
 
OK, det gjorde jeg ikke klar over at du har brukt linearized JFET ordningen.

 
Banen kan ikke fungere uten linearisering som Eugen_E demonstrert.

Merk at jeg valgte en ganske lav matespenning av 5 V som er en forutsetning for å betjene FETs nesten i resistiv regionen.Ved å henvise til styrespenning av øvre FETs til VCC har den fordelen at båndbredden på en differensial forsterker brukt som styrespenning kilde i en komplett krets har ingen innflytelse på signaloverføring føre til at det bærer ingen AC.

 
Hva med krets arrangementet i attachement med 3 FETs uten linearisering krets?Så jeg ville ikke brukt for mye tid for den kretsen det er ikke optimalisert.
Den BJT opererer mellom 3 og 4 mA og ac gevinsten er ca.35.
Signaler fra noen millivolts forsterkes uten bemerkelsesverdig skjevheter.
Som jeg har nevnt allerede - kanskje det kan fungere som en slags øvelse hvordan du bruker FETs og hvordan å ikke bruke FETs.

(Forresten: jeg ikke vet hvordan du skal plassere krets direkte inn i denne teksten, noen forslag?)
Beklager, men du må logge inn for å vise dette vedlegget

 
J2 og J4 er nesten opererer i resistive regionen på grunn av lav uds, men J3 er fullstendig mettet.Banen kan brukes som en forsterker uansett.

Bare grafiske filformater som jpg, gif kan bli inkludert i teksten, ikke pdf.

 
Fvm skrev:

J2 og J4 er nesten opererer i resistive regionen på grunn av lav uds, men J3 er fullstendig mettet.
Banen kan brukes som en forsterker uansett.
 
Veldig sant, er det ingen eksakte spesifikasjoner for utforming.Som en noe vag spesifikasjon er sagt, at FET skal fungere som variable motstander, og lage en variabel forsterker.For base Spenningsdeler, linearitet og sann resistive atferd er mindre viktig, fordi de kun påvirker bias punktet enn dynamiske egenskaper.Hvis forsterkeren er nødvendig å ha en større utgangsspenning swing, så unsufficient resistive atferd kollektoren FET vil bli merkbare.

 
hmm et spørsmål kan du fortelle meg hva er hensikten med Vcc som er koblet til strømforsyningen på de to øverste JFET og hvorfor er bakken koblet til strømforsyningen på nedre to JFET's??

 

Welcome to EDABoard.com

Sponsor

Back
Top