Klokke formere seg i VHDL

A

alexz

Guest
Hvordan (hvis mulig i det hele tatt) kan jeg multiplisere en klokke i VHDL?
Si, er inngangen global clock 25MHz, og jeg trenger å komme seg rundt 80MHz interne å synkronisere med en ekstern buss.

 
Hva er målet FPGA?Avhengig av svaret du kanskje kunne bruke en PLL eller DCM å gjøre multiplikasjonen du trenger.

 
benradu skrev:

Hva er målet FPGA?
Avhengig av svaret du kanskje kunne bruke en PLL eller DCM å gjøre multiplikasjonen du trenger.
 
Jeg har sett et sted en krets som utfører multiplikasjon med 2 ved hjelp av en FF og en gate eller så.
Du får en kort puls hver kant av inngangssignalet.Er det nyttig?

 
benradu skrev:

Jeg har sett et sted en krets som utfører multiplikasjon med 2 ved hjelp av en FF og en gate eller så.

Du får en kort puls hver kant av inngangssignalet.
Er det nyttig?
 
hvorfor dont't å bruke oscillator eller FPGA med PLL??Hva er så spesielt med MAX II?

 
Hey Guys!

Ikke MAX II CPLDs har DLL-filer eller DCMs (Xilinx's) som strukturer som kan brukes til å dele / multiplisere klokke?

Hvis ikke, tror jeg ikke noe kan gjøres i FPGA / CPLD å generere 80MHz klokke fra 25MHz klokke.

Hilsen.

 
Iouri skrev:

hvorfor dont't å bruke oscillator eller FPGA med PLL??
Hva er så spesielt med MAX II?
 
Du kan ikke bruke HDL å gjøre clk multiplikasjon som HDL er bare i stand til å gjøre digital design ...

Men hvis u ha FPGA, så det kan ha PLL funksjonen tht kan brukes til å gjøre clk multiplikasjon ...

for altera FPGA ...u må bruke meg (at) kjerne (IP) for å bruke PLL ...

CLK multiplikasjon anses analoge ting ...

men ...HDL kan opprette clk divider ...hilsen
sp

 
Høyre.Du kan ikke bruke HDL gjør klokke multiplikasjon (å være en beskrivelse språk).Men du kan bruke HDL å beskrive en krets som kan gjøre det.Som jeg sa, en multiplikasjon med 2 kan gjøres, det resulterende signalet ser mer ut som pulser, men er dobbelt så inn frekvensen.
Se denne linken:
http://www.xilinx.com/xlnx/xweb/xil_tx_display.jsp?sTechX_ID=pa_six_easy&iLanguageID=1&iCountryID=1
Knep # 4
Eller søk i Xilinx nettsted for "Non-Synkron Circuit Tricks"

 
til Alexz, FPGA og CPLD er svært nær hverandre interms av pris, kan du sannsynligvis få syklon jeg enheten til samme pris, ja du trenger ekstra programvare for å støvel opp FPGA, men den positive siden vil du ha mer flixability manipulerer klokkene, også huske på hvis du trenger å gjøre oppgraderingen på feltet, vil det være meget enkelt å oppdatere FPGA stedet for CPLDhilsen,

 
Iouri skrev:

til Alexz, FPGA og CPLD er svært nær hverandre interms av pris, kan du sannsynligvis få syklon jeg enheten til samme pris, ja du trenger ekstra programvare for å støvel opp FPGA, men den positive siden vil du ha mer flixability manipulerer klokkene, også huske på hvis du trenger å gjøre oppgraderingen på feltet, vil det være meget enkelt å oppdatere FPGA stedet for CPLDhilsen,
 
korrekt må du starte dem.Du kan generere *. rbf arkiv og belaste den gjennom SPI av mikro kontrolleren (Jeg antar du har mikro i design)

Men det hender at folk bruker CPLD å lagre tilbakestille oppsettet ordet for mikro i CPLD, i dette tilfellet bruke enkle parallelt låsen med / OE å konfigurere CPU, og enn støvel opp FPGA

hilsen,

 
Du kan bruke en Lattice MachXO del.

Det MachXO er en liten FPGA som Altera MaxII, bare de 2 større XO's (1200 og 2280 lut's) har 1 eller 2 PLL's (henholdsvis).The XO's har også minne (distribuert og Block) som Altera folk ikke.Prisen er den samme.

Non-volatile
Single Chip løsning (Blits på chip, støvler i SRAM ~ 1ms)

Her er en link til deres nettsidehttp://www.latticesemi.com/products/cpldspld/machxo/index.cfm?source=topnav&jsessionid=ba306d3c28300x $ B7 $ F8 $ [/ url]

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top