Om NMOS på en dyp-nwell i TSMC 0.18um prosess ...

C

cqmyg5

Guest
Jeg finner er der en dyp-nwell NMOS i TSMC 0.18u MS prosessen, kunne vi vurdere dette dypt nwell NMOS en isolert NMOS? så det har ingen body-effekt når det underlaget kobles til kilden?
 
Ja, ville en DNW gi deg En NMOS som kunne ha sin kilde og bulk på samme potensial. Jeg vil likevel foreslå bruke den i Dire nødvendighet, er det silisium området det forbruker enormt. Og de er en smerte for layout ingeniører hvis området reduksjonen må gjøres
 
Jeg finner er der en dyp-nwell NMOS i TSMC 0.18u MS prosessen, kunne vi vurdere dette dypt nwell NMOS en isolert NMOS? så det har ingen body-effekt når det underlaget kobles til kilden?
 
Ja, ville en DNW gi deg En NMOS som kunne ha sin kilde og bulk på samme potensial. Jeg vil likevel foreslå bruke den i Dire nødvendighet, er det silisium området det forbruker enormt. Og de er en smerte for layout ingeniører hvis området reduksjonen må gjøres
 

Welcome to EDABoard.com

Sponsor

Back
Top