Samtrafikk mellom MCU og FPGA

[djnik1362]

hei Hva er den beste måten å koble en FPGA til en mikrokontroller (MCU)? Jeg må bruke buffer eller ikke?

 

[hallovipin]

Dersom kontroller og FPGA både arbeid på samme spenning enn u trenger ikke å ha en buffer.

 

[djnik1362]

[Quote = hallovipin] Hvis controller og FPGA begge jobbe med samme spenning enn u trenger ikke å ha en buffer. [/Quote] Mitt MCU er AVR Atmega64 og min FPGA er Xilinx Spartan II. MCU-utgang er +5 V TTL og FPGA utgang er 3,3 LVTTL (jeg antar). Hva er din idé? Er dette galt å koble disse to enhetene uten noen buffer? Takk for din støtte.

 

[hallovipin]

Ja u må bruke buffer siden spartan 2 IO kan bare tåler en logikk nivå maimum 4,6 V og kontroll signal kommer fra controller vil være av 5 V. stedet for å bruke en buffer bedre du finne en kontroller som fungerer med 3,3 V. er det nok . Også du kan levere 3,3 V til ur-kontrolleren, men så u må redusere oscillator frekvens.

 

[Sink0]

Nah, vil jeg si at vi først må vite hvilken hastighet du trenger og hvilke comunication du bruker? I Texas kan du finne flere dual suply nivå oversettere som skal fungere veldig bra .. Ta en titt på denne nettsiden: Og valgte dual supply oversetter Cya

 

[djnik1362]

Jeg bruker ca 150 pinner av FPGA og koble disse pinnene til TTL enheter. Du mener jeg må bruke tolk for alle disse pinnene? [Size = 2] [color = # 999999] Lagt etter 33 minutter: [/color] [/size] i Spartan II FPGA dataarket fant jeg ut at i LVTTL kan det fornuftig opp til 5.5V som HIGH. Så det synes jeg kan koble TTL enheter direkte til FPGA. Er jeg riktig? [Size = 2] [color = # 999999] Lagt til etter 1 timer 20 minutter: [/color] [/size] Når CPLD pins koble til Microcontrller som output det ikke er feil fordi TTL akseptere 3,3 V som HIGH. Når CPLD pins koble til Microcontrller som innspill vi må ha omtanke for maksimal inngangsspenning av CPLD. Jeg tenker å bruke en serie motstand for innspill linjer CPLD å redusere TTL nivå. Jeg trenger dine ideer. Takk for din støtte.

 

[FvM]

Ja du har rett. De ovennevnte forslagene ikke vurdere det faktum at Spartan II FPGA har begrenset 5V inngang toleranse. Ettersom I / O-pinner har fastspenning diodene 3.3V levere, må du kanskje serien reistors å holde maksimal innspill Karakter.

 

[djnik1362]

[Quote = fvm] Ja du har rett. De ovennevnte forslagene ikke vurdere det faktum at Spartan II FPGA har begrenset 5V inngang toleranse. Ettersom I / O-pinner har fastspenning diodene 3.3V levere, må du kanskje serien reistors å holde maksimal innspill Karakter [/quote] Det er et notat fra Spartan-II FPGA guide:.

Alle putene er beskyttet mot skade fra elektrostatisk utladning (ESD) og fra over-spenning transienter. To former for over-spenning beskyttelse er gitt, en som tillater 5V compliance, og en som ikke gjør det. For 5V compliance, slår en zener-lignende struktur som er koblet til jord på når produksjonen stiger til ca 6.5V. Når 5V etterlevelse ikke er nødvendig, kan en konvensjonell clamp diode kobles til utgangen matespenning, VCCO. Typen overspenning beskyttelse kan velges uavhengig for hver blokk.

Kan du forklare meg hva "5V compliance" i avsnittet ovenfor betyr? Så det gjelder denne paragrafen virker det som "fvm" er rett. Clamping diodene ved inngang pads beskytter enheten og det synes vi kan koble TTL enheten til Spartan-II FPGA direkte. Takk for din støtter.